YourLib.net
Твоя библиотека
Главная arrow Информатика (Под общ. ред. А.Н. Данчула) arrow 2.2.2. Развитие архитектуры МП Pentium
2.2.2. Развитие архитектуры МП Pentium

2.2.2. Развитие архитектуры МП Pentium

   Пятое поколение процессоров Intel (1993 г., Р5) считается первым поколением Pentium: технология — 0,8 мкм, 3,1 млн транзисторов, 32-разрядная адресная шина, 64-разрядная шина данных, тактовая частота 60 и 66 МГц (рис. 2.5). От І80486 они принципиально отличались суперскалярной архитектурой — способностью за один такт выпускать с конвейера до двух инструкций. Внутренний кэш (L1) данных объемом 8 Кбайт работал с отложенной (до освобождения внешней шины) записью. Внешняя шина данных в целях повышения производительности была сделана 64-разрядной. Встроенный сопроцессор за счет конвейеризации

Рис. 2.5. Блок-схема микропроцессора Pentium 

Рис. 2.5. Блок-схема микропроцессора Pentium

в 2—10 раз превосходил по производительности сопроцессор МП предыдущего поколения. Появилась возможность построения двухпроцессорной системы. Имелась возможность оперирования страницами размером 4 Мбайт в режиме страничной переадресации.
   Pentium второго поколения (1994 г., Р54) при технология 0,6 мкм имел 3,1 млн транзисторов, тактовую частоту до 100 МГц.

Рис. 2.6. Системная шина до применения DIB-технологии 

Рис. 2.6. Системная шина до применения DIB-технологии

Было применено внутреннее умножение частоты, при этом интерфейсные схемы внешней системной шины работали на частотах до 66,66 МГц, а ядро процессора — на более высоких частотах (до 200 МГц). Имелась поддержка мультипроцессорных конфигураций.
   Pentium MMX (1997 г., Р55С): технология — 0,35 мкм, 4,5 млн транзисторов; тактовая частота ядра — до 233 МГц (при внешней частоте 66,6 МГц). Технология MMX (MultiMedia extensions — мультимедийные расширения) обеспечивала параллельную обработку группы операндов одной командой. Эти МП имели вдвое больший объем первичного кэша, чем обычные Pentium. Эти МП были ориентированы на мультимедийное и коммуникационное применение.
   6-е поколение процессоров Intel (с 1997 г., Р6) представляют разновидности МП, начиная с Pentium Pro и далее Pentium //и Celeron. Первые МП имели тактовые частоты ядра до 300 МГц (технология 0, 35 мкм). Использовалась технология динамического исполнения, в которой сочетается изменение порядка выполнения и предположительное исполнение инструкций с аппаратным переименованием регистров и предсказанием переходов. Вторичный кэш (L2) и процессорное ядро были размещены на небольшой плате — картридже (см. рис. 2.6 и рис. 2.7). Реализована архитектура независимой двойной шины — DIB (Dual Independent Bus) — с повышенной пропускной способностью и производительностью, а также применена новая технология корпусирования — картридж (сменный модуль) с односторонним контактом (SEC — Single Edge Contact) наподобие обычных шинных разъемов.
   Размер первичного кэша возрос до 32 Кбайт, размер вторичного кэша варьируется от 0 до 2 Мбайт. Разработан слот, который позволяет объединять пару МП для реализации симметричной мультипроцессорной системы.

 Рис. 2.7. Архитектура DIB

Рис. 2.7. Архитектура DIB

   В 1998 г. была достигнута частота 450 МГц (технология — 0,25 мкм), причем внешняя тактовая частота с 66 МГц повысилась до 100 МГц. Кэш L2 этих МП работал на половине частоты ядра.
   Семейство этих МП динамично развивалось. Для систем начальною уровня появилось семейство МП Celeron. Новые модели имели тактовую частоту 400 МГц, частоту шины 100 МГц, размещенный прямо на кристалле ядра и работающий на ею частоте кэш L2 размером 128 Кбайт, объем памяти, кэшируемой L2, увеличился до 4 Гбайт.
   Pentium ///(1999 г., Р6): тактовые частоты — 450 Мгц и выше. Были введены 70 новых оптимизированных команд пересылки и обработки специфических данных, таких, как трехмерные графические преобразования. За счет использования технологии SIMD, дающей возможность одной инструкции оперировать с большим, чем ранее, количеством операндов, действия, для которых до этого требовалось выполнять от 4 до 6 отдельных команд, осуществлялись одной командой. Произведена оптимизация вычислений с плавающей точкой за счет их распараллеливания с помощью введения новых регистров.
   Введена технология SSE (Streaming SIMD Extensions — Streaming Single Instruction Multiple Data Extensions ) — расширенное потоковое выполнение одной и той же операции сразу над несколькими байтами данных.
   Уникальный идентификационный код, которым снабжается каждый чип, может быть использован прежде всего для идентификации процессора, его партии и т. д. Также наравне с именем пользователя и паролем код процессора может быть использован для авторизации и идентификации пользователей в сетях.
   На рис. 2.8 поясняется работа командного конвейера.

 Рис. 2.8. Работа командного конвейера

Рис. 2.8. Работа командного конвейера

   Pentium 4 (процессоры 7-го поколения — Р7). Архитектура этих МП, имеющая фирменное маркетинговое название NetBurst, отличается 20-стадийным сверхдлинным конвейером. Основное их достоинство состоит в очень высоком уровне тактовых частот. Недостатком по отношению к другим архитектурам является отставание по числу инструкций, выполняемых за один такт (IPC — Instructions Per Cycle). Этапы развития МП Pentium 4 и их основные характеристики приведены в табл. 2.1.

 
< Пред.   След. >